- IBM está mostrando una arquitectura sub-nm, habiendo creado un diseño de “nanostack” 3D en el nodo de 0,7 nm.
- La tecnología construye torres verticales de transistores, escalonando su ubicación, para aumentar la densidad.
- IBM cree que su diseño podría estar listo para producción en los próximos 5 años.
Hace solo unos años, todavía esperábamos que los chips para teléfonos inteligentes fabricados con un proceso de 2 nm fueran el próximo gran avance. Los avances en la fabricación han hecho realidad los chips de 2 nm, entonces, ¿qué sigue? Los ingenieros ya llevan un tiempo superando los límites de la física y, aunque probablemente en algún momento se topen con un muro, nosotros no hemos llegado a ese punto. bastante sin embargo, cuando IBM anuncia su nueva solución de 0,7 nm.
Un nivel de fabricación cada vez más pequeño no es el único factor que afecta el rendimiento del chip, pero sigue siendo muy importante. A medida que nos hacemos más pequeños, los fabricantes no sólo pueden colocar más chips en la misma oblea de silicio, sino que esos chips tienen el potencial de funcionar más rápido y a menor temperatura, gracias a diseños más compactos y caminos más cortos para que viajen los datos.